El primer portátil con procesador RISC-V, ROMA, ya en preventa

Los primeros ordenadores portátiles que funcionan bajo el conjunto de instrucciones RISC-V ya están en fase de preventa. Según Phoronix, estos equipos, a los que sus fabricantes, DeepComputing y Xcalibyte, han llamado ROMA, se desarrollarán en China, y solo habrá 100 unidades disponible. Todas han salido a preventa ya.

Estos portátiles cuentan con un procesador RISC-V de cuatro núcleos, hasta 16 GB de memoria RAM y una capacidad de almacenamiento máxima de 256 GB. Serán compatibles con los sistemas RISC-V y con la mayoría de distribuciones de Linux. Eso sí, no estarán destinados al público en general. El portátil ROMA está pensado para desarrolladores que utilizan el conjunto de instrucciones RISC-V para el desarrollo de aplicaciones.

ROMA empleará un paquete SoM de 12 y 28 nanómetros (12/28 nm). El procesador tendrá cuatro núcleos, así como una GPU y una NPU para trabajo con diseño en dos y tres dimensiones y aceleración por Inteligencia Artificial. Cada equipo ROMA estará acompañado de un NFT único, y los que quieran hacerse con uno pueden hacer que los fabricantes graben su nombre o el de su empresa en el equipo. Por ahora se desconoce los precios que tendrá el equipo.

RISC-V es un conjunto de instrucciones relativamente antiguo para los estándares actuales, pero no hace mucho que el sector de la informática ha decidido adoptarlo.Tiene muchas ventajas con respecto a otros conjuntos de instrucciones más utilizados, como x86, AMD64 o ARM, de las que la principal es una licencia completamente open source. Esto hace que cualquiera que lo desee pueda utilizar su arquitectura. En esto es muy distinto de x86 o ARM, que necesitan licencias comerciales y pagos a las empresas que los ofrecen para hacerse con la tecnología y poder utilizarla.

Desde el punto de vista del rendimiento, la función que diferencia más a RISC-V si se compara con x86 y AMD646 es el uso de una arquitectura RISC, más sencilla que la CISC. La primera se basa en la idea del uso de instrucciones simples completadas en un único ciclo de reloj. La desventaja de esta técnica es que necesita más código para completar una tarea ejecutada, pero a cambio permite conseguir más eficiencia energética y mayor duración de las baterías. Los chips ARM también usan RISC en vez de CISC para mejorar la duración de las baterías, pero con una implementación bastante distinta,

CISC es opuesta a RISC. Su objetivo es completar tareas con el menor número de líneas de código posibles. Esto lleva a que, con mucha frecuencia, las instrucciones se completen en varios ciclos de reloj. Consume por eso más energía, pero requiere menos código.

La arquitectura RISC-V puede utilizarse en el mercado de consumo sin ningún problema, pero la competencia de otras ha hecho que quede relegada al mundo profesional. Casi todos los chips que se desarrollan con la arquitectura RISC-V están destinados a sistemas que se ocupan de tareas de computación de alto nivel, como la computación de alto rendimiento o la Inteligencia Artificial. Solo ahora parece que está llegando a los ordenadores de consumo, concretamente a los portátiles, pero habrá que ver si además de a desarrolladores, se empiezan a montar equipos para el público en general, algo que es perfectamente posible.